18+
На сайте представлено только описание и выходные данные книги «Языки VHDL и VERILOG в проектировании цифровой аппаратуры А. К. Поляков, Аркадий Константинович Поляков». Сайт не является распространителем книги. Сайт не предоставляет возможности купить, читать онлайн или скачать бесплатно книгу «Языки VHDL и VERILOG в проектировании цифровой аппаратуры А. К. Поляков, Аркадий Константинович Поляков». Сайт предназначен для лиц старше 18 лет. Если вам не исполнилось 18 лет - незамедлительно покиньте сайт. Оставаясь на сайте вы подтверждаете, что вам исполнилось 18 лет.
Незаконное потребление наркотических средств, психотропных веществ, их аналогов причиняет вред здоровью, их незаконный оборот запрещен и влечет установленную законодательством ответственность
Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language — HDL) — Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем. Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов. В приложение вынесены справочные данные по языкам VHDL и VERILOG. Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.
Перед выбором сравните язык, год, издательство и формат в сведениях ниже. У одной книги могут быть разные переводы и издания.
ISBN этого издания: 978-5-457-75452-2. По нему можно отличить издание от других версий книги.
Описание помогает оценить тему книги; отзывы читателей позволяют дополнить его личным опытом. Оценку и отзыв оставляйте после знакомства с книгой.
izbe.ru