Язык Verilog в проектировании встраиваемых систем на FPGA Соловьев Валерий Васильевич

Книга является введением в практическое проектирование на языке Verilog встраиваемых систем на программируемых логических интегральных схемах (ПЛИС – FPGA). Дано понятие встраиваемой системы, рассмотрены область использования и функции встраиваемых систем. Представлены подмножество языка описания аппаратуры Verilog для синтеза проектов и введение в систему проектирования Quartus. Рассмотрены вопросы проектирования на FPGA комбинационных схем, а также различных стандартных функциональных узлов комбинационного и последовательностного типа, используемых во встраиваемых системах. Описаны методы проектирования сумматоров и умножителей. Рассмотрены вопросы проектирования на FPGA конечных автоматов, структурные модели, стили описания на языке Verilog, способы кодирования внутренних состояний, методы синтеза. Для каждого функционального узла приведены рекомендации по наиболее эффективному использованию рассматриваемых методов проектирования.Для специалистов в области разработки встраиваемых систем, научных работников, аспирантов, преподавателей, будет полезна  студентам соответствующих специальностей.   Это и многое другое вы найдете в книге Язык Verilog в проектировании встраиваемых систем на FPGA (Соловьев Валерий Васильевич)